/product/logos_family/
Logos系列
Logos系列FPGA采用先进成熟工艺和全新LUT5结构,集成RAM、DSP、ADC、Serdes、DDR3等丰富的片上资源和IO接口,具备低功耗、低成本和丰富的功能,为客户提供高性价比的解决方案,广泛应用于工业控制、通信、消费类等领域,是客户大批量、成本敏感型项目的理想选择。
/product/logos_family/
正版资料全年资料大全
正版资料全年资料大全
产品选型表
器件型号 PGL12G PGL22G PGL22GS PGL18G PGL25G(A) PGL50G PGL50H PGL100H
逻辑资源 逻辑单元 12480 21043 21043 18010 27072 51360 51360 102470
LUTs 10400 17536 17536 15008 22560 42800 42800 85392
Flip-Flops(个) 15600 26304 26304 22512 33840 64200 64200 128088
RAM资源 分布式RAM(Kbit) 84 71 71 161 242 544 544 1014
块RAM数量(18Kbit/块) 30 48 48 36 60 134 134 286
块RAM(Kbit) 540 864 864 648 1080 2412 2412 5148
时钟资源 PLL 4 6 6 4 4 5 5 8
IO资源 最大用户IO 160 240 140 232 308 341 304 498
最大差分IO(对) 80 120 68 116 154 170 152 249
DDR3(Mbps) - 800# 800 800 800 800 800 800
硬核资源 APM(18*18) 20 30 30 40 40 84 84 188
ADC硬核 1 1 - - - - - -
PCIe Gen2x4 - - - - - - 1 1
AES模块 1 1 1 1 - 1 1 1
HSST(6.375Gbps) - - - - - - 4 8
封装 尺寸(mm) 间距(mm) 用户IO/差分对/HSST
LPG144 22 x 22 0.5 103/51/0
FBG256 17 x 17 1 160/80/0 186/93/0 186/93/0
MBG324 15 x 15 0.8 240/120/0 332/116/0 226/113/0 218/109/0
LPG176 22 x 22 0.4 140/68/0
FBG484 23 x 23 1 308/154/0 332/170/0 296/148/4
FBG900 31 x 31 1 498/249/8

备注:

1、“A”标为PGL25G-FBG256封装支持车规级
2、“#”标为该器件支持DDR3硬核

正版资料全年资料大全
开发板及套件
正版资料全年资料大全
ALINX PGL12G开发板
集成HDMI 输出接口、Uart 接口、摄像头接口、JTAG 调试接口
查看详情
正版资料全年资料大全
ALINX AXP12开发板
扩展板集成HDMI 输出接口、USB接口、Uart接口、以太网口、摄像头接口
查看详情
正版资料全年资料大全
PGL22G开发板(盘古22K)
1路USB 转串口,用于通信调试
1路JTAG 接口,用于下载和调试  
查看详情
正版资料全年资料大全
PGL22G开发板(盘古EU-22K)
1路USB 转串口,用于通信调试
1路JTAG 接口,用于 FPGA 程序的下载和调试
查看详情
正版资料全年资料大全
ALINX PGL22G开发板
扩展板集成HDMI 输出接口、USB接口、Uart接口、以太网口
查看详情
正版资料全年资料大全
紫光PGL22开发板
板载HDMI输出/千兆以太网/摄像头/MIPI DSI /TF卡等
查看详情
正版资料全年资料大全
盘古22K核心板
DDR3:16bit ,512MB,800Mbps
读写数据带宽:25Gb 
查看详情
正版资料全年资料大全
盘古25K核心板
DDR3:最快速率达 800 Mbps
查看详情
正版资料全年资料大全
ALINX AVP50G开发板
扩展板集成 HDMI 输入输出,4路 AV 输入、JTAG 调试接口,以太网口
查看详情
正版资料全年资料大全
ALINX AXP50教学实验箱
扩展板集成 2 路光纤模块接口、2 路高速收发器 SMA 接口、1 路 HDMI 输出接口
查看详情
正版资料全年资料大全
ALINX AXPGL50H开发板
扩展板集成HDMI 输出接口、USB接口、Uart接口、以太网口、摄像头接口
查看详情
正版资料全年资料大全
SA_PGL50H_EVKB1
底板是涵盖了USB3.0,模数转换电路等电路单元
查看详情
正版资料全年资料大全
SA_SOBGL50H_K004
集合数据采集功能和学习开发于一身的开发板
查看详情
正版资料全年资料大全
盘古50K开发板
DDR3:32bit,25600(800×32)Mbps 
HSSTLP 高速收发器×4:6.375Gb/s
查看详情
正版资料全年资料大全
盘古50K核心板
读写数据带宽:25Gb           
扩展接口:4个 
查看详情
正版资料全年资料大全
SA_S0ML50H_A005
PGL50H核心板,底板可以实现模数转换/USB通信等功能
查看详情
正版资料全年资料大全